

Requested Patent: JP2000208620A
Title: PRODUCTION OF SEMICONDUCTOR DEVICE ;
Abstracted Patent: JP2000208620 ;
Publication Date: 2000-07-28 ;
Inventor(s): MORIMOTO NOBORU ;
Applicant(s): MITSUBISHI ELECTRIC CORP ;
Application Number: JP19990004464 19990111 ;
Priority Number(s): ;
IPC Classification: H01L21/768; H01L21/3205 ;
Equivalents: ;

ABSTRACT:

PROBLEM TO BE SOLVED: To form satisfactory Cu wiring with high reproducibility, while using a dual damascene process. **SOLUTION:** A hole for connection hole is formed by etching through a second wiring correspondent inter-layer insulating film 11, a second wiring stopper film 10 and a wiring inter-layer insulating film 9. The entire surface is coated with an organic coating film 20, such as resist by rotary coating and inside the hole for connection hole, the organic coating film 20 is left by a method such as full etch back, so that the surface of the organic coating film 20 can be higher than the lower surface of the second wiring correspondent inter-layer insulating film. Afterwards, an antireflection film 21 is formed over the entire surface about from 500 to 1,000 angstroms, and a groove 15 for second wiring layer is formed by etching the second wiring corresponding inter-layer insulating film 11.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-208620

(P2000-208620A)

(43) 公開日 平成12年7月28日 (2000.7.28)

(51) Int.Cl. ⁷	識別記号	F I	テロート* (参考)
H 0 1 L 21/768		H 0 1 L 21/90	A 5 F 0 3 3
21/3205		21/88	M

審査請求 未請求 請求項の数 5 O L (全 10 頁)

(21) 出願番号 特願平11-4464
(22) 出願日 平成11年1月11日 (1999.1.11)

(71) 出願人 00006013
三菱電機株式会社
東京都千代田区丸の内二丁目2番3号
(72) 発明者 森本 昇
東京都千代田区丸の内二丁目2番3号 三
菱電機株式会社内
(74) 代理人 100102439
弁理士 宮田 金雄 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 デュアルダマシンプロセスを用いて再現性良く、良好なCu配線を形成することのできる製造方法を提供する。

【解決手段】 第2配線対応層間絶縁膜11、第2配線ストッパー膜10および配線層間絶縁膜9を貫通するようにエッチングを行い、接続孔用の穴13を形成する。回転塗布法により全面にレジスト等の有機塗布膜20を塗布し、全面エッチバック等の方法により接続孔用の穴13内で、有機塗布膜20表面が第2配線対応層間絶縁膜下面よりも上になるように有機塗布膜20を残す。その後、全面に反射防止膜21を500～1000オングストローム程度形成し、第2配線対応層間絶縁膜11をエッチングして、第2配線層用の溝15を形成する。



14: 第2配線レジストパターン

15: 第2配線溝

(2) 000-208620 (P2000-ch)

【特許請求の範囲】

【請求項1】 第1の配線層上に接線孔を有し、上記接線孔上に第2の配線層を有した半導体装置の製造方法において、

上記第1の配線層を含む第1の配線対向層同軸絶縁膜上に接線孔ストッパー膜、配線層同軸絶縁膜および第2の配線対向層同軸絶縁膜を順に積層する工程と、接線孔用のレジストパターンをマスクとし上記接線孔ストッパー膜をエッチングストッパーとして上記第2の配線対向層同軸絶縁膜および上記配線層同軸絶縁膜を順にエッチングすることにより上記接線孔用の穴を形成する工程と、上記接線孔用の穴および上記第2の配線対向層同軸絶縁膜上を含む全面に有機塗布膜を形成する工程と、上記有機塗布膜上に全面エッチバックを行う工程と、全面に反射防止膜を形成する工程と、第2の配線層用のレジストパターンをマスクとして上記第2の配線対向層同軸絶縁膜をエッチングすることにより上記第2の配線層用の穴を形成する工程と、上記第2の配線層用のレジストパターンおよび有機塗布膜を除去する工程と、上記接線孔ストッパー膜を除去する工程と、上記接線孔用の穴および第2の配線層用の穴にバリアメタルおよび金属膜を堆積込むことにより上記接線孔および第2の配線層を形成する工程と、を有したことを特徴とする半導体装置の製造方法。

【請求項2】 有機塗布膜上に全面エッチバックを行う工程において、第2の配線対向層同軸絶縁膜上の上記有機塗布膜をすべて除去することにより、接線孔用の穴内のみ上記有機塗布膜を残すようにしたことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 有機塗布膜上に全面エッチバックを行う工程において、第2の配線対向層同軸絶縁膜上に上記有機塗布膜を残すようにしたことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項4】 有機塗布膜上に全面エッチバックを行った時の接線孔用の穴内の有機塗布膜の上層が第2の配線対向層同軸絶縁膜下面よりも上層に位置することを特徴とする請求項2に記載の半導体装置の製造方法。

【請求項5】 第1の配線層上に接線孔を形成し、上記接線孔上に第2の配線層を形成する半導体装置の製造方法において、

上記第1の配線層を含む第1の配線対向層同軸絶縁膜上に接線孔ストッパー膜、配線層同軸絶縁膜、第2の配線ストッパー膜および第2の配線対向層同軸絶縁膜を順に積層する工程と、接線孔用のレジストパターンをマスクとして上記第2の配線対向層同軸絶縁膜および上記第2の配線ストッパー膜をエッチングすることにより上記接線孔用の穴の上層部を形成する工程と、上記接線孔用の穴の上層部および上記第2の配線対向層同軸絶縁膜上を含む全面に反射防止膜を形成する工程と、第2の配線層用のレジストパターンをマスクとし上記第2の配線ストッパー膜をエッチングストッパーとして上記反射防止膜および第2

の配線対向層同軸絶縁膜をエッチングすることにより上記第2の配線層用の穴を形成すると同時に、上記接線孔用の穴上層部の底部より上記接線孔ストッパー膜をエッチングストッパーとして上記配線層同軸絶縁膜をエッチングすることにより上記接線孔用の穴の下層部を形成する工程と、上記第2の配線層用のレジストパターンを除去する工程と、上記接線孔ストッパー膜を除去する工程と、上記接線孔用の穴の下層部および第2の配線層用の穴にバリアメタルおよび金属膜を堆積込むことにより上記接線孔および第2の配線層を形成する工程と、を有したことを特徴とする半導体装置の製造方法。

【発明の概要な要約】

【0001】

【発明の属する技術分野】 この発明は半導体装置の製造方法に關し、特に多層配線の形成方法に關するものである。

【0002】

【従来の技術】 半導体装置の開発は日々と共にデバイスの高速度化、高性能化が望まれており、デバイスの高速度化を促進する信号処理回路の高速化と配線回路の高速化とに分けられる。ゲート回路回路はトランジスタの微細化と共に減少する方向にあるのに対して、配線回路回路は配線層の微細化と共に増大する方向にある。配線回路回路は配線層Cと配線層Rとの間CRにより決まるため、配線回路回路を低減する点として低抵抗であるCuを配線材料に適用することが検討されている。

【0003】 Cu配線を適用する場合、従来のエッチングプロセスによる加工が困難であるため、電解めっきプロセスであるダマシンプロセスが採用されている。なかでも、あらかじめ配線層に接線孔または配線層に形成する穴を掘った後、Cuを電解めっき、CMP工程によりCuを平坦化して配線を形成するデュアルダマシンプロセスが検討されている。

【0004】 図22～図25は従来のデュアルダマシンプロセスによるCu配線の形成方法を示す工程断面図である。図に示したとおり、図22に示すように、下層配線層1上に第1配線ストッパー膜2、第1配線対向層同軸絶縁膜3を順次形成し、第1配線対向層同軸絶縁膜3にバリアメタル5および金属膜6を堆積込んで、第1配線層7を形成する。さらに、接線孔ストッパー膜8、配線層同軸絶縁膜9、第2配線ストッパー膜10、第2配線対向層同軸絶縁膜11を順に形成する。

【0005】 次に、図23に示すように、第2配線対向層同軸絶縁膜11上にレジストパターン12を形成し、レジストパターン12をマスクとして第1配線層7上に接線孔用の穴13の形成を行う。これは、接線孔ストッパー膜8をエッチングストッパーとして第2配線対向層同軸絶縁膜11、第2配線ストッパー膜10および配線層同軸絶縁膜9を順にエッチングを行う。

(3) 000-208620 (P2000-ch20)

【0006】次に、図24に示すように、レジストパターン12を除去して接続孔用の穴13が完成する。その後、第2配線対応層同軸絶縁膜11上にレジストパターン14を形成する。次に、図25に示すように、レジストパターン14をマスクとし、第2配線ストッパー膜10をエッチングストッパーとして第2配線対応層同軸絶縁膜11をエッチングして、第2配線層用の穴15を形成する。

【0007】その後、第2配線層用の穴15および接続孔用の穴13を含む全面に、Ta₂NやTiNなどのバリアメタルおよびCuなどの金属膜を成膜する。CMP研削を行い、第2配線対応層同軸絶縁膜11および配線同軸絶縁膜9にTa₂NやTiNなどのバリアメタルおよびCuなどの金属膜からなる第2配線層および接続孔を形成する。

【0008】

【発明が解決しようとする課題】従来のデュアルガマシンプロセスによるCu配線の形成方法は以上のものであり、図26に示すように、(a)は平面図、(b)は断面図であるが、第2配線層用の穴15を形成するために第2配線対応層同軸絶縁膜11上にレジストパターン14を形成する工程において、第1配線層7を形成しているCuからの反射（ハレーション）により、レジストパターン14の形成の際に14aが過剰になる。さらにはこのレジストパターン14aをマスクとして形成するエッチングパターンである第2配線層用の穴15の形成の際がおこるといふ問題点があった。

【0009】また、図24に示すように、接続孔用の穴13を形成する際にエッチングストッパーとなった接続孔ストッパー膜8は、第2配線層用の穴15を形成する層のエッチング時には接続孔用の穴13の底面に露出している。従って、接続孔ストッパー膜8は第2配線層用の穴15を形成する際にエッチングガスによって直接アタッキングされ消失する。さらには、図27に示すように、第1配線層7であるCuが露出し、エッチングされてしまう。これは配線層の形状が変化するばかりでなく、Cuが接続孔用の穴13内に露出することによって酸工程である露光を使用したレジストパターン14の除去工程において、Cuの酸化現象が起これば配線抵抗値の上昇を招くといふ問題点があった。

【0010】また、図24に示すように、第2配線層用の穴15を形成する層のエッチング時には接続孔用の穴13内に第2配線ストッパー膜10の露出面も存在する。従って、図27に示すように、第2配線ストッパー膜10の露出面も第2配線層用の穴15を形成する際にエッチングガスによって直接アタッキングされ、第2配線ストッパー膜10の一部が消失し、接続孔用の穴13の上部が広がった形状に形成される。その結果、接続孔の抵抗値にバラツキを生じるという問題点があった。

【0011】これらの問題点の解決策として、例えば特

開平10-223755号公報には有線反射防止膜（以下、有線ARC膜と称す）を塗布法によって接続孔内に埋め込む方法が図示されている。しかし、図28に示すように、接続孔用の穴13のアスペクト比の増加と共に有線ARC膜19の埋込み不良が生じてしまうという問題点があった。

【0012】この発明は上記のような問題点を解決するためになされたもので、デュアルガマシンプロセスを用いて再現性良く、良好なCu配線を形成することのできる製造方法を提供することを目的としている。

【0013】

【課題を解決するための手段】この発明の請求項1に係る半導体装置の製造方法は、第1の配線層を含む第1の配線対応層同軸絶縁膜上に接続孔ストッパー膜、配線層同軸絶縁膜および第2の配線対応層同軸絶縁膜を順に積層する工程と、接続孔用のレジストパターンをマスクとし上記接続孔ストッパー膜をエッチングストッパーとして上記第2の配線対応層同軸絶縁膜および上記配線層同軸絶縁膜を順にエッチングすることにより上記接続孔用の穴を形成する工程と、上記接続孔用の穴および上記第2の配線対応層同軸絶縁膜上を含む全面に有線ARC膜を形成する工程と、上記有線ARC膜上に全面エッチバックを行う工程と、全面に反射防止膜を形成する工程と、第2の配線層用のレジストパターンをマスクとして上記第2の配線対応層同軸絶縁膜をエッチングすることにより上記第2の配線層用の穴を形成する工程と、上記第2の配線層用のレジストパターンおよび有線ARC膜を除去する工程と、上記接続孔ストッパー膜を除去する工程と、上記接続孔用の穴および第2の配線層用の穴にバリアメタルおよび金属膜を埋め込むことにより接続孔および第2の配線層を形成する工程と、を包摂するようにしたものである。

【0014】この発明の請求項2に係る半導体装置の製造方法は、有線ARC膜上に全面エッチバックを行う工程において、第2の配線対応層同軸絶縁膜上の上記有線ARC膜をすべて除去することにより、接続孔用の穴内のみ上記有線ARC膜を残すようにしたものである。

【0015】この発明の請求項3に係る半導体装置の製造方法は、有線ARC膜上に全面エッチバックを行う工程において、第2の配線対応層同軸絶縁膜上に上記有線ARC膜の残膜を残すようにしたものである。

【0016】この発明の請求項4に係る半導体装置の製造方法は、有線ARC膜上に全面エッチバックを行ったときの接続孔用の穴内の有線ARC膜の上面が第2の配線対応層同軸絶縁膜下面よりも上層に位置するようにしたものである。

【0017】この発明の請求項5に係る半導体装置の製造方法は、第1の配線層を含む第1の配線対応層同軸絶縁膜上に接続孔ストッパー膜、配線層同軸絶縁膜、第2の配線ストッパー膜および第2の配線対応層同軸絶縁膜を順に積層する工程と、接続孔用のレジストパターンをマスク

(4) 000-208620 (P2000-g20)

として上記第2の配線対向層同絶縁膜および上記第2の配線ストッパー層をエッチングすることにより上記接続孔用の穴の上層部を形成する工程と、上記接続孔用の穴の上層部および上記第2の配線対向層同絶縁膜上を含む全面に反射防止膜を形成する工程と、第2の配線層用のレジストパターンをマスクとし上記第2の配線ストッパー層をエッチングストッパーとして上記反射防止膜および第2の配線対向層同絶縁膜をエッチングすることにより上記第2の配線層用の層を形成すると同時に、上記接続孔用の穴の上層部の底面より上記接続ストッパー層をエッチングストッパーとして上記第2の配線層同絶縁膜をエッチングすることにより上記接続孔用の穴の下層部を形成する工程と、上記第2の配線層用のレジストパターンを除去する工程と、上記接続ストッパー層を除去する工程と、上記接続孔用の穴の下層部および第2の配線層用の層にバリアメタルおよび金膜を埋め込むことにより接続孔および第2の配線層を形成する工程と、を包えるようにしたものである。

【0018】

【発明の実施の形態】 実施の形態1. 図1～図14はこの発明の実施の形態1のデュアルダマシンプロセスによるCu配線の形成方法を示す工程断面図である。図にしたがって順次説明する。まず、図1に示すように、シリコン基板の上に層々の布子を形成した後、第1の配線層を形成するために、約1μm程度のシリコン窒化膜からなる下配線層11上に第1配線ストッパー層2となるシリコン窒化膜を500～2000オングストローム程度形成する。次に、第1の配線層に相当するシリコン窒化膜を0.1～2μm程度形成し、第1配線対向層同絶縁膜3を形成する。

【0019】次に、図2に示すように、レジストパターン4をマスクとし、第1配線ストッパー層2をエッチングストッパーとして第1の配線対向層同絶縁膜3をエッチングして、第1配線層用の層を形成する。次に、図3に示すように、第1配線層用の層を含む全面に、Ta-NやTi-N等からなるバリアメタル5およびCuなどの金膜6を形成する。次に、図4に示すように、CMP研磨を行い、第1配線対向層同絶縁膜3にバリアメタル5および金膜6からなる第1配線層7を形成する。

【0020】次に、図5に示すように、全面に、500～2000オングストローム程度のシリコン窒化膜からなる接続孔ストッパー層8を形成する。これは後に接続孔を形成するときのエッチングストッパーとなるさらに、0.5～2μm程度のシリコン窒化膜からなる配線層同絶縁膜9を形成した後、500～2000オングストローム程度のシリコン窒化膜からなる第2配線ストッパー層10、第2の配線層に相当する0.1～2μm程度のシリコン窒化膜からなる第2配線対向層同絶縁膜11を順次形成する。このとき、第2の配線ストッパー層10を形成することなく、配線層同絶縁膜9直上に第2

配線対向層同絶縁膜11を形成してもよい。次に、図6に示すように、第2配線対向層同絶縁膜11上に接続孔用のレジストパターン12を形成する。

【0021】次に、図7に示すように、レジストパターン12をマスクとして第1配線層7上に接続孔用の穴13の形成を行う。これは、接続孔ストッパー層8をエッチングストッパーとして第2配線対向層同絶縁膜11、第2配線ストッパー層10および配線層同絶縁膜9を貫通するようにエッチングを行う。このエッチングは例えば、ECR型ドライエッチング装置を用いて、 C_2F_6/O_2 のガスでまず、第2配線対向層同絶縁膜11をエッチングし、続いて CF_4/O_2 のガスで第2配線ストッパー層10をエッチングし、さらに C_2F_6/O_2 のガスに戻して配線層同絶縁膜9をエッチングする。その後、レジストパターン12を除去して接続孔用の穴13が完成する。

【0022】次に、図8に示すように、図3と同様により全面にレジスト等の有機塗布膜20を充分な厚膜で塗布する。このとき、有機塗布膜20は接続孔用の穴13内ばかりでなく、第2配線対向層同絶縁膜11上にも塗布されており、図3と同様により形成された有機塗布膜20は膜厚にバラツキがある。

【0023】次に、図9に示すように、全面エッチバック等の方法により有機塗布膜20を除去し、接続孔用の穴13内には有機塗布膜20を残す。このとき、有機塗布膜20は有機塗布膜20表面が第2配線対向層同絶縁膜11表面と同一面となるのであるが、接続孔用の穴13内の有機塗布膜20を完全に除去するためには全面エッチバックをオーバーエッチング気味に実施する必要がある。このとき、全面エッチバック後の有機塗布膜20表面が第2配線対向層同絶縁膜11表面より低減して形成されることがあるが、第2配線ストッパー層10、つまり、第2配線対向層同絶縁膜11の下層よりも下に形成される事はないように制御する。接続孔ストッパー層8および第2配線ストッパー層10は有機塗布膜20により覆われ、露出することがない。

【0024】次に、図10に示すように、全面に反射防止膜21を500～1000オングストローム程度形成する。この反射防止膜21は塗布膜である有機ARC膜、スパッタまたはCVDにより形成されるSiN膜などである。このとき、反射防止膜21により第1配線層7からのハレーションを防止することができるとともに、有機塗布膜20の上さらに重ねて反射防止膜21を形成しているため、接続孔用の穴13内の底面を充分に行うことができる。また、反射防止膜21が塗布膜である有機ARC膜の場合、図3と同様で形成するのであるが反射防止膜21は有機塗布膜20に比べて膜厚が薄いので膜厚のバラツキは低減できる程度である。

【0025】次に、図11に示すように、レジストパターン14をマスクとし、第2配線ストッパー層10をエ

(5) 000-208620 (P2000-特開)

エッチングストッパーとして第2配線層用の第15を形成する。第2配線ストッパー層10を形成していない場合は、エッチング時間の制御により第2配線層用の第11のエッチングを行う。この際にすれば、接線ストッパー層8および第2配線ストッパー層10の露出面が第2配線層用の第15を形成する際にエッチングガスによって直接アタッキングされるのを防止することができる。したがって、第1配線層7が露出したり、第2配線ストッパー層10の一部が消失して接線用の穴13の形状が変化することがなく、接線用の低抵抗性にバラツキを生じることがない。

【0026】次に、図12で示すように、レジストパターン14と共に接線用の穴13内の有線導体層20を除去し、さらに、接線用の穴13内底部に露出している接線ストッパー層8を除去して第2配線層用の第15および接線用の穴13を形成する。

【0027】次に、図13に示すように、第2配線層用の第15および接線用の穴13を含む全面に、TaNやTiNなどのバリアメタル16およびCuなどの金属層17を形成する。最後に、図14に示すように、CMP研磨を行い、第2配線層用の第11および第2配線層用の第9にTaNやTiNなどのバリアメタル16およびCuなどの金属層17からなる第2配線層18および接線層22を形成する。

【0028】このようにすれば、第1配線層7からのハレーションは反射防止層21によって防止できる。また、第2配線層用の第15を形成する際に、接線ストッパー層8および第2配線ストッパー層10は有線導体層20により覆われ、露出することがなくエッチングガスにより直接アタッキングされることがない。さらに接線用の穴13内への露入みが十分に行えとともに、接線用の穴13外の有線導体層20が完全に除去されているので、レジストパターン14を形成したときに下地からの露入のバラツキを抑制することができ、第2配線層用の第15の形成のためのエッチングを良好に行うことができ、再現性良く、良好なCu配線を形成することができる。さらに、第2配線ストッパー層10を形成しない場合には、工程が簡単になるとともに、配線層間の容量も低く抑えることができる。

【0029】実施の形態2. 図15～18はこの発明の実施の形態2のデュアルゲマシンプロセスによるCu配線の形成方法を示す工程断面図である。図にしたがって順次説明する。まず、接線用の穴13の開口までの工程を実施の形態1の図1～図7と同様にして行った後、図15に示すように、同法によりレジスト等の有線導体層20を接線用の穴13内に埋め込む。このとき、有線導体層20は接線用の穴13内ばかりでなく、第2配線層用の第11上にも露布されている。

【0030】次に、図16に示すように、全面エッチバック等の方法により有線導体層20を除去するのであるが、接線用の穴13内に無線導体層20を残すとともに第2配線層用の第11上にも有線導体層20が覆われるようにする。次に、図17に示すように、全面に反射防止層21を形成する。この反射防止層21は絶縁層である有線ARC層、スパッタまたはCVDにより形成されるSiN層やTiN層などである。このとき、有線導体層20の上にさらに重ねて反射防止層21を形成しているので、接線用の穴13内の露入みを充分に行うことができ、第1配線層7からのハレーションは反射防止層21によって防止できる。また、接線ストッパー層8および第2配線ストッパー層10は有線導体層20により覆われている。

【0031】次に、図18に示すように、レジストパターン14をマスクとし、第2配線ストッパー層10をエッチングストッパーとして第2配線層用の第11のエッチングを行う。このとき、接線ストッパー層8および第2配線ストッパー層10は有線導体層20により覆われているので、エッチング時に露出することがなく、エッチングガスにより直接アタッキングされることがない。第2配線ストッパー層10を形成していない場合は、エッチング時間の制御により第2配線層用の第11のエッチングを行う。

【0032】その後、実施の形態1の図12と同様にして、レジストパターン14と共に接線用の穴13内および穴13外の有線導体層20を除去し、さらに、接線用の穴13内底部に露出している接線ストッパー層8を除去して第2配線層用の第15および接線用の穴13を形成する。

【0033】次に、実施の形態1の図13と同様にして、第2配線層用の第15および接線用の穴13を含む全面に、TaNやTiNなどのバリアメタル16およびCuなどの金属層17を形成する。次に、実施の形態1の図14と同様にして、CMP研磨を行い、第2配線層用の第11および第2配線層用の第9にTaNやTiNなどのバリアメタル16およびCuなどの金属層17からなる第2配線層18および接線層22を形成する。

【0034】このように、接線用の穴13内への露入みが十分に行えとともに、全面エッチバック後の有線導体層20は接線用の穴13上で平坦なこととなく平坦に形成できるので、反射防止層21も平坦に形成することができ、第2配線層用の第15の形成のためのエッチングにおいて、第1配線層7からのハレーションを完全に防止することができ、再現性良く、良好なCu配線を形成することができる。

【0035】実施の形態3. 上記実施の形態1および2では接線層を形成した後に配線層を形成する場合について

(6) 000-208620 (P2000-549)

て説明したが、ここでは接合孔および配線層を同時に形成する場合について説明する。図19～21はこの発明の実施の形態3のデュアルダマシンプロセスによるCu配線の形成方法を示す工程断面図である。図にしたがって順次説明する。

【0036】まず、第2配線対応層同接合膜11上に接合孔用のレジストパターン12形成までの工程を実施の形態1の図1～図6と同様にして行った後、図19に示すように、レジストパターン12をマスクとして第1配線層7上の第2配線対応層同接合膜11、第2配線ストッパー層10をエッチングし、接合孔用の穴の上層部13aを形成する。

【0037】次に、図20に示すように、全面に反射防止膜21を500～1000オングストローム厚に形成する。この反射防止膜21は塗布膜である有機ARC膜、スパッタまたはCVDにより形成されるSiN膜などである。反射防止膜21により第1配線層7からのハレーションを防止できる。

【0038】次に、図21に示すように、レジストパターン14をマスクとし、第2配線ストッパー層10をエッチングストッパーとして第2配線対応層同接合膜11をエッチングして、第2配線層用の穴15を形成するとともに第2配線対応層同接合膜11パターンをマスクとして第2配線層用の穴15をエッチングして接合孔用の穴の下層部13bを形成する。

【0039】その後、図22の形態1の図12と同様にして、レジストパターン14を除去し、さらに、接合孔用の穴の下層部13b内底面に露出している接合孔ストッパー層8を除去して第2配線層用の穴15および接合孔用の穴13を形成する。

【0040】次に、図23の形態1の図13と同様にして、第2配線層用の穴15および接合孔用の穴13を含む全面に、Ta₂NやTiNなどのバリアメタル16およびCuなどの金属膜17を成膜する。次に、図24の形態1の図14と同様にして、CMP処理を行い、第2配線対応層同接合膜11および第2配線層用の穴15内にTa₂NやTiNなどのバリアメタル16およびCuなどの金属膜17からなる第2配線層18および接合孔22を形成する。

【0041】これは、第2配線対応層同接合膜11および第2配線層用の穴15を厚く形成しなけれならぬ場合にそれぞれのエッチングにおいてアスペクト比を小さくすることができ、良好な接合孔用の穴13の開口を行うことができ、再現性良く、良好なCu配線を形成することができる。

【0042】

【発明の効果】以上のようにこの発明によれば、第1の配線層を含む第1の配線対応層同接合膜上に接合孔ストッパー層、第2配線層用の穴および第2の配線対応層同接合膜を順に形成する工程と、接合孔用のレジストパター

ンをマスクとし上記接合孔ストッパー層をエッチングストッパーとして上記第2の配線対応層同接合膜および上記第2の配線層用の穴を同時にエッチングすることにより上記接合孔用の穴を形成する工程と、上記接合孔用の穴および上記第2の配線対応層同接合膜上を含む全面に有機塗布膜を形成する工程と、上記有機塗布膜に全面エッチバックを行う工程と、全面に反射防止膜を形成する工程と、第2の配線層用のレジストパターンをマスクとして上記第2の配線対応層同接合膜をエッチングすることにより上記第2の配線層用の穴を形成する工程と、上記第2の配線層用のレジストパターンおよび有機塗布膜を除去する工程と、上記接合孔ストッパー層を除去する工程と、上記接合孔用の穴および第2の配線層用の穴にバリアメタルおよび金属膜を同時に含むことにより接合孔および第2の配線層を形成する工程と、を包摂するようにしたので、反射防止膜を形成することにより第1配線層からのハレーションを防止することができ、有機塗布膜上に反射防止膜を形成して除去することにより、接合孔用の穴内への露出が十分に行え、第2配線層用の穴の形成のためのエッチングを容易に行うことができ、再現性良く、良好なCu配線を形成することができる。

【0043】また、有機塗布膜に全面エッチバックを行う工程において、第2の配線対応層同接合膜上に上記有機塗布膜の厚みをすべて除去することにより、接合孔用の穴内への露出が十分に行え、第2配線層用の穴の形成のためのエッチングにおいて、ハレーションを完全に防止することができる。

【0044】また、有機塗布膜に全面エッチバックを行う工程において、第2の配線対応層同接合膜上に上記有機塗布膜の厚みを除去しようとしたので、反射防止膜を平坦に形成することができ、第2配線層用の穴の形成のためのエッチングにおいて、ハレーションを完全に防止することができる。

【0045】また、接合孔用の穴内の有機塗布膜の上面が第2の配線対応層同接合膜下面よりも上層に位置するようにしたので、接合孔用の穴の形状を安定して形成でき、接合孔の抵抗値にバラツキを生じることがない。

【0046】この発明の請求項5に係る半導体装置の製造方法は、第1の配線層を含む第1の配線対応層同接合膜上に接合孔ストッパー層、第2配線層用の穴および第2の配線対応層同接合膜を順に形成する工程と、接合孔用のレジストパターンをマスクとし上記第2の配線対応層同接合膜および上記第2の配線ストッパー層をエッチングすることにより上記接合孔用の穴の上層部を形成する工程と、上記接合孔用の穴の上層部および上記第2の配線対応層同接合膜上を含む全面に反射防止膜を形成する工程と、第2の配線層用のレジストパターンをマスクとし上記第2の配線ストッパー層をエッチングストッパーとして上記反射防止膜および第2の配線対応層同接合膜をエッチングすることにより

(7) 000-208620 (P2000-20)

上記第2の奇数層用の洞を形成すると同時に、上記接続孔用の穴の上段部の底部より上記接続孔ストッパー層をエッチングストッパーとして上記接続孔用絶縁膜をエッチングすることにより上記接続孔用の穴の下段部を形成する工程と、上記第2の奇数層用のレジストパターンを除去する工程と、上記接続孔ストッパー層を除去する工程と、上記接続孔用の穴の下段部および第2の奇数層用の洞にバリアメタルおよび金膜を堆積することにより接続孔および第2の奇数層用を形成する工程と、を包えるようにしたので、第2配線対向層間絶縁膜および配線間絶縁膜を厚く形成しなければならない場合にそれぞれのエッチングにおいてアスペクト比を小さくすることができ、良好な接続孔用の穴の開口を行うことができ、反射防止膜を形成することにより第1配線層からのハレーションを防止することができ、第2配線ストッパー層が露出することがないので、第2配線層用の洞の形成のためのエッチングを良好に行うことができ、再現性良く、良好なCu配線を形成することができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図2】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図3】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図4】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図5】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図6】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図7】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図8】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図9】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図10】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図11】 この発明の実施の形態1のデュアルゲマシン

ンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図12】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図13】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図14】 この発明の実施の形態1のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図15】 この発明の実施の形態2のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図16】 この発明の実施の形態2のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図17】 この発明の実施の形態2のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図18】 この発明の実施の形態2のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図19】 この発明の実施の形態3のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図20】 この発明の実施の形態3のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図21】 この発明の実施の形態3のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図22】 従来のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図23】 従来のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図24】 従来のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図25】 従来のデュアルゲマシンプロセスによるCu配線の形成方法を示す一工程断面図である。

【図26】 従来のデュアルゲマシンプロセスによるCu配線の形成方法の同図点を示す図である。

【図27】 従来のデュアルゲマシンプロセスによるCu配線の形成方法の同図点を示す断面図である。

【図28】 従来のデュアルゲマシンプロセスによるCu配線の形成方法の同図点を示す断面図である。

【符号の説明】

3 第1配線対向層間絶縁膜、7 第1配線層、8 接続孔ストッパー層、9 配線層間絶縁膜、10 第2配線ストッパー層、11 第2配線対向層間絶縁膜、12

(8) 000-208620 (P2000-ch20)

接続孔用レジストパターン、13 接続孔用の穴、1
3a 接続孔用の穴の上段部、13b 接続孔用の穴の
下段部、14 第2配線層用レジストパターン、15

第2配線層用溝、16 バリアメタル、17 金属膜、
18 第2配線層、20 有機塗布膜、21 反射防止
膜、22 接続孔。

【図1】

【図2】

【図3】


【図4】



【図5】


【図6】

【図7】




【図8】

【図9】




【図10】

【図11】




【図12】




(9) 000-208620 (P2000-略横)


【图13】




【图14】




【图15】




【图16】




【图17】




【图18】




【图19】




【图20】



【图21】





【图22】



17a: 导电孔填充材料


【图24】

【图23】




(30) 100-208620 (P2000-G(20


【図25】




【図26】



【図27】



【図28】



フロントページの続き

Fターム(参考) 5F033 H001 H011 H022 H033 J001
 JJ11 JJ32 JJ33 K011 K032
 K033 M002 M012 M013 N001
 N006 N007 Q009 Q011 Q021
 Q023 Q031 Q048 R004 R006
 R021 R027 S008 S011 S021
 T002 X004 X007 X018 X032
 X033